このページについて

Altium Designerに関する情報を集めています。 FPGA-CAFEライセンスのサポートページです。

使い方

とりあえず立てました。情報が増えてきたら整理したいと思いますので、 まずは何でも書き込んでもらって構いません。 またwikiの不具合などもあったら教えてください。

メニュー

メモ

  • 2011/11/19深夜〜11/20早朝: ライセンスサーバーが調子悪いのか?起動後に"Account Sign In" できない。Sign Inしなくても、最後にアクティベートしたPCからは使えるみたいだけれど、定期的にSign Inを求められて使いにくい><
  • DRC2011/11/23 20:17〜20:30 また"Account Sign In"でサインインできない。
  • ネットワークが頻繁に切断されたり、サインインに頻繁に失敗する場合はスタンドアロンに切り替えた方が良いかも?「必要に応じてスタンドアロンとOn-Demandライセンスタイプを自由に変更できます。」とのこと。 On-demandライセンスの使用方法スタンドアロン ライセンスの使用方法
  • 実装図の簡単な作り方
  • twitterのハッシュタグは #altium_fc です(ぐへへじゃなくなりましたw)。
  • AltiumLive?の初期登録で、間違って「Subscriber Plan」以外を選択してしまった場合は、susu@susutawari.org宛てに登録変更を要請してください。こちらからADTに変更を依頼します。
  • 以前のバージョンまでデフォルトで入っていたライブラリは、Altium Designer10から手動で入れる必要があります。>参考

第1回Altium勉強会(2012/01/08)

今日の内容

  • Projectの新規作成、回路図ファイルの新規作成、PCBファイルの新規作成
  • 回路図での部品配置
  • 回路図での配線
  • 回路図でのJunction
  • 回路図でのAnnotation
  • 回路図からアートワークへの部品とネットリストの受け渡し
  • アートワークでの部品の配置
  • アートワークでの配線
  • Polygon Pour
  • Layer Stack Manager
  • Top LayerとBottom Layerの切り替え
  • ガーバーデータの出力方法

メモ

  • DRCエラー時のZoom Rateの設定方法: DXP -> Preference -> System -> Navigation ->Zoom Precision で変更可能
  • Q: DRCエラー時にエラー箇所のパラメータが表示されないのは何故?
  • PCBの編集でマウスオーバーでハイライトされる分量の設定: DXP -> Preference -> PCB Editor -> Board Insignt Display -> Live Highlighting
  • ショートカットの変更方法: DXP -> Customizing PCB Editor -> Shortcuts
  • Ispectorウィンドウ(F11)中では位置座標や角度などのパラメータには計算式が利用可能。sqrt()やsin()も使えた! X1などの変数も使用可能。
  • 今日の勉強会の様子

第2回Altium勉強会(2012/01/15)

次回以降は事前にある程度の内容と参加人数の調整を行いたいと思うので、参加ご希望の方は下記に記入をお願い致します。基本的にFPGA-CAFEライセンスの購入者を優先とさせて頂きます。

内容は参加者に応じて考えたいと思いますが、基本操作を優先しますので同じ内容が被る可能性もあります。定員を超えた場合、前回と同じ内容の回は、未参加の方を優先させて頂きたいと思います。

参加希望者(定員:6名)

  • (すすたわり)←定員に含みません。
  • (cronos_sv: 記録映像撮影係として一般参加)←定員に含みません。
  • (k_raiko)←定員に含みません。
  • pcjpnet
  • azlab
  • fuyuton
  • ytsuboi

内容

新規の方が多いので、基本的に前回と同じ内容にします。

メモ

  • Q: Design Rules のみをSave/Loadできないのか?
  • Q: PCBで配線を維持したままドラッグできないのか?
  • レイヤーを透過表示する方法:透過したいレイヤーのタブ上で右クリック-> Layer Display Options -> Transparent Layer

第3回Altium勉強会(2012/01/22)

参加希望者(定員:6名)〆切

  • (すすたわり)
  • marsee101
  • cronos_sv
  • pcjpnet
  • かわい
  • ladybug(※少雨決行)
  • munef

内容

後半部分

  • 回路図シンボルの作り方
  • フットプリントの作り方
  • 統合ライブラリの作り方

他にリクエストがあればお願いします。

  • 回路シミュレーションのやり方(marsee101)
  • 回路図の階層化のしかた(cronos_sv)
  • Signal Integrity 機能の使い方(munef)

メモ

  • SchLib?でPinをテキストリスト等からインポートする方法はないのか?
  • 回路図でPart IDが複数ある部品を含むAnnotateはPartID(Sub)をロックしておかないと部品配置を勝手に移動されてしまう。
  • 階層化のためのシートシンボル(機能ブロック図)は、Design -> Create Sheet Symbol From Sheet or HDL、もしくはシート上で右クリックしてSheet Actions -> Create Sheet Symbol From Sheet or HDLでポート付きで作成可能。
  • Sheet SymbolのDesignatorが同一のものがあると、PCBへ反映する際に不具合が生じる(Sheet Symbol内の回路が無限遠に飛ばされる?)。

第4回Altium勉強会(2012/01/29)

参加希望者(定員:6名)あと2名

  • (すすたわり)
  • (cronos_sv: 記録映像撮影係として一般参加)
  • (k_raiko)
  • pcjpnet
  • fuyuton(都合によりキャンセルさせてください。1/28 0:01)
  • ytsuboi
  • azlab
  • yamo
  • (marsee: 人が少なさそうなので確認のため参加します)

内容

後半部分

  • 回路図シンボルの作り方
  • フットプリントの作り方
  • 統合ライブラリの作り方
  • 回路図の階層化の方法
  • Internal Planeのスプリットプレーンの引き方(時間があれば)

メモ

  • Q:回路図のDRCはどうやるの? A:コンパイルするとDRCもかかる。
  • 階層化時の配線の接続範囲設定: Project -> Project Options -> Options -> Net Identifier Scope
  • 階層化時のDesignetorの表記設定: Project -> Project Options -> Multi-Channel

第5回以降 Altium勉強会 取り上げ予定(希望を含む)

開催は4月以降に延期しました。 第5回以降は各自で進めたor見つけた機能などを教え合えればと思います。 今のところ下記の内容を予定しています。他にも何かあれば追加ください。

  • Internal Planeのスプリットプレーンの引き方
  • BGAの配線関連
  • 等長配線
  • 差動信号の配線
  • シミュレーションおよびSI評価
  • FPGAデザイン
  • FPGA-PCB Co-Design

第5回Altium勉強会(2012/4/22 15:00〜)

参加希望者(定員:6名)

  • (すすたわり)
  • marsee101 (Altium 勉強しておきます。よろしくお願いします)
  • enwar (こちらの都合で第6回に変更の可能性有り)

内容

前述の通り

第6回Altium勉強会(2012/4/29 15:00〜)

参加希望者(定員:6名)

  • (すすたわり)
  • fuyuton
  • ladybug
  • cronos_sv

内容

第5回と同様

memo

  • Tools -> Equalizing Net Length って何?(ADTに問い合わせ)
  • 他のオブジェクトからポリゴンに変換する方法: Tools -> Convert -> Create Polygon from Selected Objects
  • ポリゴンの表示/非表示切り替え: Tools -> Polygon Pours -> Shelve/Restore

その他のメモ

PCB Editorでの特殊な操作方法

  • 特定のコンポーネントのPadのみにルールを適用する方法: Queryに (ObjectKind? = 'Pad') And (Component = '(デジグネータ)') と記入。 ex. (ObjectKind? = 'Pad') And (Component = 'U1')
  • 特定のコンポーネントの特定のPadのみにルールを適用する方法: Queryに (ObjectKind? = 'Pad') And (Name = '(デジグネータ)-(ピン番号)') と記入。 ex. (ObjectKind? = 'Pad') And (Name = 'U1-1')
  • ノンスルーホールのクリアランスを指定する方法: Clearance の Queryに (PadIsPlated? = 'False') または not(PadIsPlated?) と記入。
  • 特定のネットのラインを全て同時選択する方法: "S"elect -> "N"et -> 該当のネットに属するラインセグメントをクリック
  • 特定のネットのラインの中で、接触しているセグメントを全て同時選択する方法: "S"elect -> Physical "C"onnection -> 該当のラインセグメントをクリック
  • 特定のフリーPadにのみルールを適用する方法:
    1. Design -> Classes 中の"Pad Classes"に新規クラスを追加(図は"Pad_X"とした場合)。
      GW-20140618-183900.jpg
       
    2. 追加した新規クラスに対象のフリーPadを追加(図は"Free-0"という名称のPadを4つ追加した例)。
      GW-20140618-183939.jpg
       
    3. デザインルールのQueryにInPadClass?('クラス名')を指定。 ex. InPadClass?('Pad_X')

外部リンク


トップ   編集 凍結 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2015-07-23 (木) 15:51:20 (731d)